반도체 기술 탐구: EUV 두번 째 이야기

지난 번에 EUV 기술의 개요와 어디에 쓰는지에 대해 포스팅 한 적이 있었다. 오늘은 최근에 업데이트 된 내용으로 추가적인 내용을 정리해 보겠다.

 

https://tristanchoi.tistory.com/54

반도체 공정 기술: EUV는 어디에 쓰나? DRAM vs. 파운드리

 

1. 비메모리가 먼저 적용 (7nm부터 EUV 도입)

 

노광 공정은 반도체 전공정 중에 가장 난이도가 높고 중요하다.

 

ASML이 전세계 노광 장비를 사실상 독점하고 있을 정도다. 노광 공정에 투입되는 부품, 소재, 원 재료들도 진입 장벽이 매우 높다. 노광 공정에 사용되는 빛의 파장이 짧을수록 Patterning에 유리하다. 생산업체들은 미세 선폭에 ArF(193nm)를 사용하고 있으며, 최근 ASML의 장비 개발 이후 EUV(Extreme Ultra Violet, 13.5nm)를 비메모 리부터 적용하기 시작했다.

 

삼성전자는 비메모리 7nm 공정부터 EUV를 적용했다. TSMC도 5nm 공정부터 EUV를 적용했다.

 

 

2. DRAM은 1Anm부터 EUV가 본격 도입될 전망

 

DRAM에서도 EUV가 적용될 전망이다. DRAM은 Capacitor가 있어서 비메모리 대비 공정이 복잡하기 때문에, 1Anm(14nm 추정) 공정부터 EUV 도입이 예정되어 있다.

 

 

삼성전자는 이미 1Xnm 또는 1Znm에서 EUV를 적용한 칩을 양산하여 고객들에게 샘플링했고, 인증을 받은 상태다. EUV 적용에 따른 DRAM 칩 성능 저하 여부가 없다는 것을 검증받은 것으로, DRAM 업체들은 EUV 적용에 따른 원가 개선 여부만 확인하면 된다.

 

DRAM 공정에서 EUV를 적용하면, 노광장비 신규 구매에 따른 비용이 증가한 다. EUV를 적용하지 않으면, 노광장비 구매 비용은 발생하지 않으나 DPT 및 QPT에 의한 Step 수가 기하급수적으로 증가할 수 있다.

 

EUV 적용은 결국 노광장비 구매 비용(EUV를 적용할 경우)과 DPT, QPT에 따 른 Step 수 증가 비용(EUV를 적용하지 않을 경우)을 비교하여 결정할 전망이다. 1Anm부터는 EUV를 적용하는 것이 원가 측면에서 효율적인 것으로 추정된다.

 

적용할 경우와 적용하지 않을 경우 모두 1Anm 공정을 구현했다고 가정할 경우, 웨이퍼 당 Chip 수 증가에 따른 원가 개선 효과는 유사하다.

 

 

3. DRAM EUV 적용에 대한 오해와 진실

 

DRAM 공정에 EUV가 도입되는 것에 대해 투자자들의 해석에 잘못된 부분이 많아 보인다. DRAM 공정 전환 속도 변화 또는 DPT, QPT 공정 Step 수 등에 대해 오해와 진실을 구분해 보자.

 

(1) EUV가 적용되면, DRAM 공정 개발 속도가 회복될 수 있나? 아니다.

 

DRAM은 공정 난이도가 기하급수적으로 상승하고 있다. 공급제약이 DRAM 영 업이익률 상승에 긍정적 영향을 미치고 있다. 수요 증가 이후 대응되어야 할 공 급 증가가 느리게 진행되기 때문이다. EUV 적용으로 DRAM 공급제약이 해소된 다면, DRAM Big Cycle 논리가 훼손될 수도 있다.

 

 

그러나 EUV 적용으로는 DRAM 공정 개발 속도를 회복시키지 못할 전망이다. DRAM 공정 개발 속도 둔화의 근본적인 문제는 Patterning을 못해서가 아니라, Capacitor의 A/R(Aspect Ratio, 종횡비)를 제어하지 못하기 때문이다. EUV가 X 축 및 Y축의 Patterning을 개선시키기 위한 접근이라면, DRAM의 Capacitor 공정 이슈는 Z축에 대한 접근이 필요하다.

 

(2) NAND에도 EUV가 적용될 것인가? 아니다.

NAND 업체들은 공정을 2D에서 3D로 대부분 전환시켰다. 3D NAND에서는 X 축, Y축으로 Patterning을 축소시키는 작업보다는, Z축으로 적층 수를 늘리는 방 법으로 원가를 개선시키고 있다. 당분간 3D NAND에서 EUV에 대한 요구는 없 을 전망이다.

 

(3) EUV가 적용되면, DPT, QPT가 사라지나? 아니다.

 

EUV 도입이 늦어지면서, 반도체 업체들은 DPT, QPT 등의 공정을 사용해 왔다. 따라서 EUV가 적용될 경우, 기존 ArF 노광 장비 적용 하에 차선으로 선택됐던 DPT, QPT 공정들이 축소될 수 있다. 그렇다고 DPT, QPT가 사라지지는 않을 것이다. DRAM 업체들은 (EUV 적용 + DPT, QPT 제거) 공정과 (ArF 적용 + DPT, QPT 적용) 공정을 효율성 측면에서 혼합하여 사용할 전망이다. 다만 DPT, QPT가 EUV가 적용되지 않는 가정보다는 줄어들 수 있다.

 

출처: 신한금융투자, 삼성전자, SK하이닉스, ASML, DRAMeXchange, Carl Zeiss

 

뜨리스땅

 

구독과 공감, 댓글은 힘이 됩니다.