반도체 기업 탐구: 티에스이 최근 실적 점검(23Q1~Q2)

1Q23 부진 이후 점진적 실적 반등 기대

 

1Q23 영업적자 66억원을 기록했다. 제품별로는 프로브카드 45억원(- 74% YoY), 인터페이스보드 125억원(-42% YoY), 소켓 61억원(-53% YoY)을 기록하며 전체 매출 규모가 감소했다. 실적 부진의 이유는 1) 중국向 수출 감소 + 경쟁 확대, 2) 반도체 수요 둔화에 따른 주요 고객사 재고 조정 때문이다. 전체 계열사 매출액 205억원(-25% YoY), 영업적자 40억원을 기록하며 부진했다.

 

상반기 실적을 놓고 보면 주요 제품인 프로브 카드, 소켓 제품 수요 개선으로 2Q23 흑자전환에 대한 기대감은 있다. 다만 반도체 업체의 감산 영향으로 2022년 기준 성장을 예상하기는 쉽지 않은 구간이다.

 

 

 

 

2022년 상고하저 → 2023년 상저하고로 전망

 

2022년 하반기부터 수요 둔화 → 부품 업체 실적 부진이 이어지고 있 다. 메모리 제품(프로브카드, 보드 등)內 낸드向 매출 비중이 60~70% 이상 차지한다. 수요 부진 영향에 따른 매출 변동성이 높은 이유다.

 

하반기 실적 개선을 기대하는 이유는 다음과 같다.

 

첫째, 4분기 디램용 프로브카드 제품 개발(프로브카드의 경우 낸드용 제품만 생산)을 통한 납품 기대,

 

둘째, AI, 자율주행 등 시장 개화에 따른 비메모리 러버 소 켓(제품內 비중 60% 예상) 매출 확대 + 고객사 확대에 따른 성장 모멘텀은 여전히 유효하다.

1) 프로브카드 1H23 106억원 → 2H23 485 억원,

2) 테스트소켓 1H23 125억원 → 2H23 252억원으로 전망된다.

 

 

 

Valuation

 

반도체 수요 둔화 에 따른 매출 감소 영향으로 2019년 1분기 이후 영업적자를 기록했다. 기존과 다른 점은 제품 Quality 확대로 소켓 부문 비메모리 시장 진출 + 고객사 다변화가 이루어지고 있다. 소켓 특성상 고객사 양산 채택시 견고한 수요 및 높은 수익성을 기록하는 제품군이다. 2023년 하반기 증설 완료에 따라 수요 확대시 실적 성장은 더욱 가속화될 전망이다.

 

 

 

최근 기술 개발

 

오창수 티에스이 대표는 지난 4월12일 서울 삼성동 코엑스에서 《디일렉》이 주최한 ‘2023 어드밴스드 반도체 패키지 혁신공정 콘퍼런스’에서 “TSV(실리콘 관통전극), 하이브리드 본딩, SiP(시스템 인 패키지), 칩렛 등의 기술이 상용화되면서 반도체 패키지 테스트 단계에서의 어려움이 많아졌다”며 “품질 보증을 위해 웨이퍼 단계에서부터 패키지 테스트를 고려한 설계가 필요하다”고 설명했다.

티에스이는 대표적인 국내 반도체 부품 전문 업체로 낸드, D램, 비메모리 테스트에 사용되는 프로브 카드와 테스트 소켓 등을 생산한다. 주요 고객사로는 삼성전자, SK하이닉스, AMD, 퀄컴 등이 있다.

오 대표는 이날 어드밴스드 패키징의 등장으로 CPU, GPU 등의 반도체 테스트 영역에서 기술적 어려움이 증가했다고 설명했다. “(테스트를 진행할 때) 메모리 반도체의 경우 열 처리(Thermal)를 크게 고려할 필요가 없지만, CPU나 GPU 등에선 테스트 중 열 폭주가 일어나는 경우가 있다”며 “이러한 경우 칩이 파괴되는 일이 생기기 때문에 테스트에 어려움이 많다”고 말했다.

반도체 테스트는 양품과 불량품을 구분해 수율을 결정하는 공정이기 때문에 정밀한 테스트 환경 세팅이 필요하다. 현재 메모리 반도체 패키지 테스트의 경우 기술적 어려움이 덜하지만, 고성능 비메모리 반도체는 2.5D, 3D 패키징이 등장하면서 패키지 테스트 난도가 급격하게 증가했다.

반도체 패키지 테스트는 소켓에 DUT(Device under test)방식으로 진행된다. 압착 가압을 통해 전기적 접촉을 통해 테스트를 진행하고, 이 과정 중에 높은 열이 발생한다. 티에스이는 이를 해결하기 위해 히트 싱크 등을 이용해 열을 배출하고, 최근에는 물 속에서 테스트를 진행하는 방법도 강구하고 있다.

오 대표는 “정밀한 테스트를 위해 히트 싱크, 팬(Fan) 등을 통해 열 폭주 방지를 위한 노력을 기울이고 있다”며 “하지만 이러한 현상을 방지하기 위해 고부가 반도체의 경우, 패키지 단계뿐 아니라 웨이퍼 단계에서부터 테스트를 고려한 설계가 필요하다”고 강조했다.

 

 

 

출처: 신한투자증권, 회사자료

 

뜨리스땅

 

 

https://tristanchoi.tistory.com/140

반도체 기업: 티에스이

 

 

 

 

 

https://www.youtube.com/watch?v=iedxVDD4XTI