반도체 기술 변화 짚어보기 - 2) GAAFET 채용의 본격화

현재 반도체 소자에 쓰이는 구조는 대부분 MOSFET

 

GAAFET 을 언급하기 앞서 트랜지스터 종류에 대해 먼저 설명하고자 한다.

 

트랜지스터 종류는 크게 BJT(Bipolar Junction Transitot, 접합형 트랜지스터)와 FET(Field Effect Transitor)로 나뉜다. FET 은 BJT 에 비해 전력 소모량도 적고 면적도 작아 고집적 디지털 및 아날로그 IC 에 적합하다.

 

 

현재 반도체 소자에 주로 쓰이는 FET 은 MOSFET(Metal Oxide Semiconductor FET)으로 메탈, 산화막, 반도체가 차례대로 중첩된 FET 이다. 앞에서 설명했던 HKMG 구조가 바로 MOSFET 이다.

 

또한 MOSFET 은 채널의 구조에 따라 Planar FET(평면형), FinFET(지느러미형), GAAFET(Gate all around 형)으로 나뉜다.

 

 

Planar FET: 22nm 이상

 

Planar FET 은 말 그대로 채널과 게이트에서 가해지는 전압의 접촉면이 평면인 구조를 뜻한다. 반도체 소자 업체들은 트랜지스터 성능 향상을 위해 채널 길이를 줄여왔지만 SCE 문제가 발생하면서 평면 구조로는 채널 길이를 줄이는데 한계에 다다랐다. 이에 따라 22nm 부터 채널이 물고기 지느러미처럼 길게 늘어난 구조를 가진 FinFET 이 채용되기 시작했다.

 

GAAFET: 3nm 미만

 

GAAFET 은 게이트가 채널의 4 면을 둘러싸고 있는 구조의 MOSFET 이다. 채널의 모양이 넓은 다리 같다고 해서 MBCFET(Multi Bridge Channel FET) 또는 Nanosheet/Nanowire FET 이라고도 불린다. GAAFET 역시 채널과 게이트 전압 접촉면이 늘어나 게이트의 채널 통제력이 증가한다.

 

2017 년 삼성전자를 포함한 파운드리 연합에서 발표한 논문에 따르면 채널의 두께는 5nm, 넓이는 12nm 수준에 이른다. 다만 채널의 두께가 너무 얇아지면 전류량이 감소하기 때문에 채널을 수직으로 3 층 쌓아 전류량을 늘리는 방법이 채택되었다.

 

현재 삼성전자만이 3nm 공정에서 GAAFET 양산을 성공하였으며 TSMC 와 Intel 은 2024 년부터 2nm 이하 공정에 GAAFET 을 도입할 예정이다.

 

 

 

GAAFET 이 채용되면서 epitaxy, ALD 증착 장비, 전구체, 식각액 수요 늘어날 전망

 

Planar FET 에서 FinFET 으로, FinFET 에서 GAAFET 으로 MOSFET 구조의 혁신이 일어날 때마다 공정의 Step 수가 증가했으며 사용되는 소재, 부품, 장비도 바뀌었다. 공정 별로 살펴보면 Nanosheet 형태의 채널을 형성하기 위한 Si/SiGe epitaxy 공정과 Si/SiGe 층 선택적 식각이 추가된다는 점이 FinFET 공정과 큰 차이를 가진다고 볼 수 있다.

 

해당 영역에서 epitaxy 를 위한 증착 장비, Ge 전구체, Si/SiGe 층 식각을 위한 식각액의 수요가 증가할 것으로 전망하고 있다. 해당 영역에서 수혜 가능한 국내 장비 업체는 주성엔지니어링, 원익 IPS, 유진테크, 전구체 업체는 원익머티리얼즈, 레이크머티리얼즈, 오션브릿지, 식각액 업체는 솔브레인, 이엔에프가 있다.

 

GAAFET 공정[그림 18]

 

(a) Nanosheet stack epitaxy: 채널 부분이 Si 기판과 이어지는 (Bulk)FinFET 과 달리 GAAFET 은 채널이 기판 위에 떠있는 구조이기 때문에 채널을 받쳐주기 위한 보조 층이 필요하다. 반도체 소자 업체들은 Si 와 SiGe 를 번갈아가며 epitaxy 를 통해 성장시키고 Si 는 채널, SiGe 는 GAA 를 형성하는 보조 층으로 사용한다.

 

(b)(c) Fin patterning&reveal: 게이트와 채널이 형성될 부위만 제외하고 나머지 Si 와 SiGe 층을 식각

 

(d) Dummy gate patterning: HKMG 구조에서 메탈게이트가 열처리에 의해 손상되기 쉽기 때문에 게이트 자리에 더미 게이트를 형성

 

(e) Spacer formation: 게이트 단자의 4 개 면을 Side Wall 형태로 둘러싸는 절연막 형성

 

(f) Source-drain epitaxy: 전하 이동성 향상을 위해 Source 와 Drain 을 SiGe 으로 성장

 

(g) Channel release: 더미게이트 제거 후 SiGe 선택적 식각 진행

 

(h) Replace Metal Gate: HKMG 구조이기 때문에 ALD 를 통해 채널에 유전막(절연막) 증착 후 메탈게이트 형성

 

 

 

 

출처: 하이투자증권, 삼성전자, IBM, Global Foundries

 

뜨리스땅

 

 

https://tristanchoi.tistory.com/678

반도체 기술 변화 짚어보기 - 1) 미세공정이 가져오는 트랜지스터 구조의 변화