반도체 기술 탐구: 반도체 IP 산업에 대한 분석

1. 새로운 경쟁자가 못 들어오는 이유

 

반도체IP 시장은 2022년 시장규모 75억달러로 약 10개 회사가 과점하고 있다. 상위 2개사(ARM, Synopsys)의 시장점유율은 60%이다. IP 포트폴리오 관점에서 봤을 때도 Processor IP는 ARM, Interface IP는 Synopsys, Cadence가 독과점 중이다. 이 외 대부분 IP 회사는 특정한 시장을 공략한 경우이다.

 

 

반도체IP 시장에 새로운 경쟁자가 쉽게 들어오지 못하는 이유는 이익과 손실의 비대칭 구조 때문이다. 즉, 새로운 IP가 도입된 후 문제가 생길 때 고객사가 감당하는 손실이 이익 보다 막대하게 큰 구조이다.

 

IP의 주고객은 팹리스다. 팹리스는 설계된 칩을 디바이스 마켓에 공급한다. 만약 IP가 잘못돼 칩에 문제가 생긴다면 해당 디바이스에 대한 소비자의 신뢰가 급락 한다. 여러 디바이스에 칩을 공급하는 팹리스는 해당 고객뿐만 아니라 다른 고객도 잃어버릴 수 있다. 새로운 IP를 채택했을 때 얻는 이득 대비 팹리스 기대손실이 막대하게 큰 비대칭적인 구조다.

 

 

2011년 공개된 삼성전자 AP 엑시노스(Exynos)는 몇차례 개발을 거쳐 엑시노스 2200 버전으로 갤럭시 S22에 탑재됐다. 그러나 GOS(게이밍 옵티마이징 서비스) 사태 이후 엑시노스 AP에 문제가 제기돼 갤럭시 S23은 퀄컴 AP인 스냅드래곤이 탑재됐다. 즉, SoC 쪽에 문제가 생길 경우 디바이스사는 칩을 아예 배제할 수 있기 때문에 팹리스는 처음부터 리스크를 감당하지 않는다.

 

 

 

 

2. Soft IP와 Hard IP의 경쟁 지형은 다르다

 

반도체IP는 RTL(Register Transfer Level) 수준 알고리즘으로 존재하는 Soft IP와 실물 회로 형태로 블록 위에 존재하는 Hard IP로 나뉜다. 이러한 특성 때문에 두 가지 유형 IP의 경쟁 지형은 서로 다른 모습을 보인다.

 

먼저 Soft IP의 후발주자는 기존 독과점 업체와 같은 구역에서 경쟁한다. 한 IP사가 AP 아키텍처를 설계하는 경우 경쟁상대는 바로 ARM이 된다. Memory Controller 코드를 설계할 경우 Synopsys, Cadence와 경쟁해야 한다. IP사는 레거시 공정을 노리거나 독과점사 대비 할인을 크게 해 포지셔닝해야 한다.

 

반면 Hard IP의 경우 후발주자는 선발주자와 다른 영역에서 제품을 공급한다. 공정별, 인터페이스별 PHY(physical)는 제각각이기 때문이다. 예를 들어 DRAM PHY는 7나노와 5나노가 서로 다른 제품이며 DDR, LPDDR, GDDR 유형에 따라 제품 유형이 달라진다. 회로에 IP 블록을 직접 설치해야 하기 때문이다.

 

 

 

 

3. Fab 증설과 무관한 반도체 BM 등장

 

반도체 8대 제조 공정의 소재, 부품, 장비 회사들은 전방고객사의 Fab 증설 및 Capa 여부에 실적이 좌우된다. 반면 반도체IP 회사는 칩 제조가 아닌 설계 단계 시 매출을 인식하기 때문에 파운드리의 Fab 상황과 실적이 별개다.

 

 

반도체IP사는 1) 팹리스의 칩 개발이 많을수록, 2) GAA 등 소자 특성이 바뀌거 나 3나노 등 선단공정으로 나아갈수록 실적이 올라간다. 팹리스의 칩 설계 시점 에서 IP가 필요하고, 선단공정에 맞는 IP를 가져와야 하기 때문이다.

 

 

업력이 오래된 IP사는 로열티 매출 비중이 커지기 때문에 파운드리의 증설 및 IT 수요와 실적 상관성이 낮아진다. 또한 한번 라이선스 계약을 체결하면 해당 IP를 다음 칩 설계에도 활용하기 때문에 라이선스 매출은 누적되는 모습을 보인다.

 

 

 

출처: 신한투자증권, Synopsys, Bloomberg

 

뜨리스땅

 

 

 

https://tristanchoi.tistory.com/486

반도체 기술 탐구: 반도체IP의 이해