CoWoS 공정에 대해 관심을 가져야 하는 이유는 무엇인가?

1. CoWoS 공정이란 무엇인가?

 

CoWoS(Chip on Wafer on Substrate) 기술은 TSMC에서 개발한 첨단 패키징 기술로 CoWoS 기술들은 다음과 같은 성격이 있다.

- 2.5D 패키징 기술로 분류됨
- 여러 개의 칩을 하나의 패키지에 통합할 수 있음
- 칩 간 연결 속도를 향상시키고 전력 소비를 줄임
- 고성능 컴퓨팅(HPC), AI, 데이터 센터 등의 분야에서 널리 사용됨

 

TSMC는 이러한 CoWoS 기술을 지속적으로 발전시키고 있으며, 최근에는 CoWoS와 3D 적층 기술인 SoIC를 결합한 'CoWoS+SoIC' 형태의 패키징도 개발 중이다. 이를 통해 더욱 높은 성능과 집적도를 달성할 수 있을 것으로 기대된다.

 

 

CoWoS 기술은 크게 세 가지 종류로 뉜다

 

CoWoS-S (Silicon Interposer)

   - 가장 기본적인 형태의 CoWoS 기술
   - 실리콘 인터포저를 사용하여 칩들을 연결함
   - 데이터 통신 속도가 가장 빠르지만, 대면적 인터포저로 인해 제조 단가가 가장 높음
   - 고성능 컴퓨팅(HPC) 애플리케이션에 주로 사용됨

 

CoWoS-R (RDL Interposer)

   - RDL(Redistribution Layer) 인터포저를 사용함
   - 실리콘 인터포저 대신 유기물 기판을 사용하여 비용을 절감함
   - CoWoS-S에 비해 성능은 다소 떨어지지만, 제조 비용이 낮음

 

CoWoS-L (LSI+RDL Interposer)

   - LSI(Large Scale Integration)와 RDL 인터포저를 결합한 형태입니다.
   - 고성능과 비용 효율성을 동시에 추구하는 중간 형태의 기술입니다.

 

 

2. TSMC가 CoWoS 기술을 선도하는 이유는 무엇인가?

 

기술적 우위

- TSMC는 2012년 CoWoS 기술을 최초로 상용화하여 지속적으로 발전시켜옴
- 가장 높은 상호 연결 밀도와 최대 패키징 크기를 합리적인 비용으로 제공함

- 오랜 기간 동안 축적된 생산 경험과 노하우를 바탕으로 안정적인 품질을 제공함

시장 수요 대응

- AI 및 고성능 컴퓨팅(HPC) 분야의 급증하는 수요에 맞춰 CoWoS 생산능력을 지속적으로 확대하고 있음
- 엔비디아, AMD 등 주요 GPU 제조업체들이 TSMC의 CoWoS 패키징을 채택하고 있음

 

지속적인 투자로 capa 확충

- 첨단 패키징 분야에 대규모 투자를 진행하여 생산능력을 빠르게 확대하고 있음

- 대만에 5개의 패키징 전용 공장을 운영하여 대규모 생산 역량을 확충함
- 2024년까지 CoWoS 생산능력을 두 배 이상 늘릴 계획임

 

통합 솔루션 제공

- 파운드리와 첨단 패키징 기술을 결합한 종합적인 서비스를 제공함
- HBM(고대역폭 메모리)과 로직 칩을 효과적으로 통합할 수 있는 솔루션을 제공함

 

기술 생태계 및 협력 관계 구축

- SK하이닉스, 삼성전자 등 HBM 제조업체들과 협력 관계를 구축하여 기술 생태계를 강화함

- 애플, 엔비디아, AMD등 주요 비메모리 반도체 기업들이 TSMC의 CoWoS 기술을 선택함

 

지속적인 기술 혁신

- 2016년 이후 지속적으로 대역폭과 성능을 향상시켜옴

- CoWoS 기술을 계속 업그레이드하여, 2배 사이즈 레티클 크기의 인터포저 개발
- CoWoS 기술을 넘어 3D 패키징 기술인 SoIC 개발 등 차세대 기술에도 투자

이러한 요인들로 인해 TSMC는 CoWoS 기술 분야에서 선도적 위치를 유지하고 있으며, 첨단 패키징 시장에서 강력한 경쟁력을 보유하고 있음. 그러나 최근에 몇 가지 문제가 대두되고 있음

 

 

3. 최근 TSMC의 Capa 이슈

 

 

TSMC가 최근 겪고 있는 캐파 부족 문제는 주로 CoWoS (Chip-on-Wafer-on-Substrate) 공정의 실리콘 인터포저 제조와 관련된 부분이다.

 

1. 실리콘 인터포저 제조 캐파 부족:

   - AI 칩의 크기가 커지면서 인터포저 면적이 증가
   - 이로 인해 300mm 웨이퍼 당 생산할 수 있는 인터포저의 수가 감소

 

2. HBM (High Bandwidth Memory) 스택 통합:

   - GPU 주변에 통합되는 HBM 스택의 수가 증가
   - 이로 인해 CoWoS 공정의 복잡성이 더욱 증가

 

3. 전체 CoWoS 패키징 캐파:

   - TSMC의 현재 월간 CoWoS 패키징 생산 능력은 약 12,000 유닛이나, 부족한 상황
   - 2024년 말까지 이를 25,000-30,000 유닛으로 증가시킬 계획임

 

4. 고급 패키징 장비 부족:

   - TSMC는 CoWoS 관련 장비가 30% 정도 부족하다고 보고 있어서 장비에 대해 추가 발주 진행함
   - 이는 현재의 장비 부족 문제를 해결하기 위한 조치임

 

5. HBM 제조 복잡성 증가:

   - 새로운 세대의 HBM은 더 많은 DRAM device들을 포함하고 있어 제조 복잡성이 증가함

이러한 요인들로 인해 TSMC는 CoWoS 공정, 특히 실리콘 인터포저 제조와 전체 패키징 과정에서 캐파 부족 문제를 겪고 있으며, 이는 AI 칩 생산의 주요 병목 현상이 되고 있다.

 

 

 

뜨리스땅

출처:

[1] https://www.ventronchip.com/news/tsmcs-cowos-advanced-packaging-demand-soaring-capacity-tight.html
[2] https://technode.com/2023/09/25/tsmcs-advanced-packaging-capacity-under-strain-as-nvidia-amd-and-amazon-increase-orders-for-ai-chips-report/
[3] https://sourceability.com/post/tsmc-claims-ai-packaging-shortage-likely-through-2024-despite-expanding-capacity
[4] https://www.tomshardware.com/tech-industry/tsmc-struggles-meet-demand-for-cowos-packaging-holding-back-ai-and-hpc-silicon-production-report

[6] https://www.hankyung.com/article/202401300469i
[7] https://www.y-ic.kr/news/strong-demand-for-tsmc-s-cowos-two-major-manufacturers-race-to-seize-opportunities.html
[8] https://www.newsis.com/view/NISX20240719_0002817930
[9] https://zdnet.co.kr/view/?no=20240531073559

 

 

 

 

 

https://tristanchoi.tistory.com/673

Blackwell의 발목을 잡은 COWOS-L 패키징은 무엇인가?

 

 

 

https://tristanchoi.tistory.com/477

반도체 기술 탐구: CoWoS와 InFO