Interposer4 CoWoS 공정에 대해 관심을 가져야 하는 이유는 무엇인가? 1. CoWoS 공정이란 무엇인가? CoWoS(Chip on Wafer on Substrate) 기술은 TSMC에서 개발한 첨단 패키징 기술로 CoWoS 기술들은 다음과 같은 성격이 있다.- 2.5D 패키징 기술로 분류됨- 여러 개의 칩을 하나의 패키지에 통합할 수 있음- 칩 간 연결 속도를 향상시키고 전력 소비를 줄임- 고성능 컴퓨팅(HPC), AI, 데이터 센터 등의 분야에서 널리 사용됨 TSMC는 이러한 CoWoS 기술을 지속적으로 발전시키고 있으며, 최근에는 CoWoS와 3D 적층 기술인 SoIC를 결합한 'CoWoS+SoIC' 형태의 패키징도 개발 중이다. 이를 통해 더욱 높은 성능과 집적도를 달성할 수 있을 것으로 기대된다. CoWoS 기술은 크게 세 가지 종류로 뉜다 CoWoS-S (Sil.. 2024. 9. 11. 반도체 기술 탐구: 차세대 패키지 기술 종합 1 - EMIB 차세대 패키지는 미세 설계와 이종 통합에 초점 차세대 패키지 기술은 미세 설계와 이종 Die 통합 기능에 초점을 맞춘다. 차세대 패키지 기술은 FO-WLP, 실리콘 인터포저 접근법, 3D Die 스태킹 등을 포함한다. 2017년까지만 해도 소수의 업체들이 2.5D 실리콘 인터포저 접근법을 활용하는 수준이었지만, 최근 3 년간 FO-MCM(TSMC, ASE, SPIL), EMIB(Intel), 3D-TSV(Intel) 등의 기술이 상용화됐다. 앞으로 새로운 패키지 변형들이 더욱 확산될 것이다. 향후 5년간 패키지 시장 성장 금액의 40%가 차세대 패키지에서 비롯할 전망이다. EMIB는 이종 Die 연결을 위한 실리콘 브리지 Intel은 동일한 패키지에 여러 종류의 칩을 통합해 성능을 개선하고 시스템 기능을.. 2022. 10. 18. 반도체 기술 탐구: 차세대 패키지 기술 종합 3 - 기타기술 고밀도 FO-MCM FO-MCM(Multi-Chip Module)은 실리콘 인터포저 대신 Fan out WLP 기술을 사용한다. 즉 2개 이상 의 Die를 2~3㎛의 미세 선폭을 가진 재배선층으로 결합하고 나서 FO-MCM 기판을 더 큰 BGA 기판 에 장착한다. 2017년부터 TSMC 등에 의해 상용화됐다. 브리지 칩 대안 기술 Intel 이외에도 브리지 타입 인터포저 솔루션을 활용하려는 시도가 많다. TSMC, Amkor, SPIL 등이 관 련 기술을 공개했다. Prismark에 따르면, EMIB를 포함한 실리콘 브리지 시장은 2025년에 6,000만개에 이를 전망이다. SPIL의 FO-EB(Fan-out Embedded Bridge)는 FO-WLP 개념을 사용화되, 브리지 칩을 재배선층 내부에 통합.. 2022. 5. 10. 반도체 기술 탐구: 차세대 패키지 기술 종합 2(인터포저란 무엇인가?) 1. 인터포저의 정의 인터포저(Interposer)는 복수 칩 결합을 위해 사용되는 패키지 기술 중 하나로, 피치(Pitch) 차이가 큰 반도체 칩(Semiconductor Chip)과 기판(Substrate)를 전기적으로 연결하기 위해 삽입하는 배선을 포함하고 있는 층이다. 반도체 성능이 높아지고 입출력(I/O) 신호를 반도체 내/외부간 주고 받기 위한 게이트 숫자가 늘어나면서 작은 면적에 많은 I/O(와이드 I/O)를 구현해야 하게 되었다. 반도체 내 전자 이동 속도를 높이기 위해 패키지 내 전극 길이도 최대한 줄여야 하기 때문이다. 원래 Wafer에 여러가지 공정을 거쳐 만들어진 반도체 Die를 어떤 기기나 시스템에 실장해 다른 칩⋅부품과 신호를 주고 받기 위해서는 서브스트레이트(Substrate).. 2022. 5. 10. 이전 1 다음
