전체 글672 NVIDIA의 Blackwell 발열 이슈는 해결 가능할까? 1. Blackwell은 발열 이슈가 있는가? 최근 Nvidia의 차세대 AI 칩인 Blackwell(블랙웰)과 관련하여 발열 문제와 양산 지연에 대한 여러 보도가 있었다. 이에 대해 젠슨 황 CEO가 공개한 주요 내용은 다음과 같다. 설계 결함 인정 젠슨 황 CEO는 Blackwell 칩에 설계 결함이 있었음을 인정했다. 그는 "Blackwell에 설계 결함이 있었다. 기능은 했지만 이 결함으로 인해 수율이 낮아졌다"고 밝혔습니다. 또한 이 문제가 "100% Nvidia의 잘못"이라고 명확히 했다. TSMC와의 관계 일부 언론에서 TSMC와 Nvidia 사이에 긴장 관계가 있다고 보도했으나, 황 CEO는 이를 "가짜 뉴스"라고 일축했다. 오히려 TSMC가 수율 문제를 극복하고 Blackwell 생산을 .. 2025. 1. 19. 자동차 반도체 아키텍처와 국제 표준 - ISO26262 오늘날 자동차는 터치 인터페이스, 배터리 관리 시스템 등 다양한 애플리케이션을 통해 적게는 수백 개 많게는 수천 개에 달하는 반도체와 여러 가지 부품을 사용하고 있다.ISO(International Organization for Standardization)26262는 이처럼 갈수록 복잡하고 정교해지는 애플리케이션이 안전하게 작동하도록 엄격하게 보장하는 역할을 하고 있다.그러나 이 기능 안전성 국제 표준에 부합하는 디자인을 개발하고 인증을 획득하는 과정에는 상당한 시간과 비용이 소요된다.이 문제를 해결하기 위해 반도체 업계는 자동차 OEM과 부품 공급업체에게 이러한 인증 프로세스를 완료하는 데 필요한 비용, 리스크 및 개발 시간을 최소화할 수 있는 완벽한 기능 안전성 에코시스템을 제공하고 있으며 이에 따.. 2024. 12. 28. 구글 딥마인드, 반도체를 설계하는 AI - 'AlphaChip' 공개 구글 딥마인드가 반도체 칩 설계 과정을 혁신할 AI 기반 시스템인 'AlphaChip'을 공개했다. 반도체를 설계하는 과정은 크게 논리적인 설계와 물리적인 설계의 2가지의 과정이 있는데, 1) 논리적인 설계는 어떤 논리 흐름으로 주어진 정보를 처리할 것인가를 설계하는 것이고, 산출물로는 net list라고 하는 gate의 리스와 배치 내용이 나온다. 2) 물리적인 설계는 net list에서 정의된 논리 회로 gate들을 실제로 주어진 chip 면적에 어떻게 트랜지스터와 스위치 등을 구현하는지에 대한 설계도를 만들어내는 작업이다. 이 중 물리적 설계 과정에서 건축 설계에서 도면을 그리는 것과 같은 레이아웃을 그리는 작업인 floor plan을 하게 되는데, 물리적인 device나 스위치등을 어떤 크.. 2024. 9. 30. AI반도체 설계 시 중요한 부분: 메모리 계층 구조 AI 반도체를 설계할 때 중요한 부분이 메모리 계층 구조(Memory Hierarchy)의 설계를 얼마나 효율적으로 하는 것이냐 하는 것이다. 메모리 계층 구조의 설계가 효율적으로 되면, 불필요한 데이터 이동이 없기 때문에 AI 반도체의 속도가 빨라지고 소비 전력이 줄어들게 된다. AI 반도체로 사용되는 GPGPU를 만드는 NVIDIA 뿐만 아니라, AI 전용 반도체를 표방하는 많은 반도체 스타트업들의 경우, HBM을 사용하지 않고 SRAM과 GDDR 만을 사용해서 AI 반도체를 설계하는데, 그렇게 할 수 있는 이유가 메모리 계층 구조를 효율적으로 설계하기 때문이다. AI 반도체의 메모리 계층 구조 AI 반도체의 메모리 계층 구조는 성능과 용량의 균형을 맞추기 위해 여러 단계로 구성되어 있습니다. 상위 .. 2024. 9. 28. HBM을 처음으로 개발 요청한 것은 NVIDIA가 아닌 AMD HBM 개발의 역사 HBM(High Bandwidth Memory) 개발을 처음 요청하고 주도한 것은 일반적으로 사람들이 짐작하는 것과는 달리 NVIDIA가 아닌 AMD이다. AMD는 2008년부터 HBM 개발을 시작했다. 당시 AMD는 컴퓨팅 시 메모리 쪽에서 소비되는 전력이 증가하고 폼팩터로 인해 용량 제한이 발생함에 따라 이에 대한 문제 해결 방안이 필요했다. AMD에서 HBM 개발을 주도한 인물은 Senior Fellow인 Bryan Black였고, Bryan이 이끄는 팀이 다이 스태킹 문제 해결을 위한 절차를 개발하기도 했다. 그러나, AMD는 HBM 비전을 실현하기 위해 혼자 할 수는 없었고 파트너가 필요로 했다. 그래서 SK 하이닉스(메모리), UMC(인터포저), Amkor Technolo.. 2024. 9. 28. SK하이닉스의 HBM3E 12단 양산 시작 HBM3E 12H는 초당 최대 1,280GB의 대역폭과 현존 최대 용량인 36GB을 제공해 성능과 용량 모두 전작인 HBM3(4세대 HBM) 8H(8단 적층) 대비 50% 이상 개선된 제품이다. 서버 시스템에 HBM3E 12H를 적용하면 HBM3 8H를 탑재할 때 보다 평균 34% AI 학습 훈련 속도 향상이 가능하며, 추론의 경우에는 최대 11.5배 많은 AI 사용자 서비스가 가능할 것으로 기대되는 고성능 제품이다. * HBM3E 12H는 1,024개의 입출력 통로(I/O)에서 초당 최대 10Gb를 속도를 지원함.초당 1,280GB를 처리할 수 있어 1초에 30GB 용량의 UHD 영화 40여편을 업(다운)로드 할 수 있는 속도* 성능은 고객사 모의 환경 기반의 내부 평가 결과이며, 실제 환경에 따라.. 2024. 9. 26. 반도체 업황 전망에 대한 모건스탠리의 최근 보고서 관련 논란 최근 모건스탠리가 발표한 반도체 업황에 대한 부정적 전망을 담은 보고서를 발표했는데, 그 보고서의 정확성과 근거와 관련해서 논란이 많다. 심지어는 내용을 종합해 봤을 때, 의도가 불순하지 않다면 그렇게 큰 IB에서 그러한 근거로 보고서를 낸 저의가 의심스럽다는 의견까지 나오고 있다.1. 보고서의 주요 내용 모건스탠리는 DRAM 가격이 2025년에 7.7%, 2026년에 25% 하락할 것으로 전망했다. 또한 스마트폰과 PC 수요 부진, AI 수요 불확실성 등으로 내년 초부터 DRAM 가격 하락이 시작될 것으로 예측했다. 메모리 반도체 중심인 삼성전아와 SK하이닉스는 DRAM이나 NAND 가격의 변동에 주가가 민감하게 반응하고, 시장 변화가 시작되기 전 6개월부터 주가의 변동을 가져오기 때문에, 내년 초를.. 2024. 9. 23. 삼성전자와 SK하이닉스의 HBM 공정 기술 차이에 따른 underfill 소재: TC-NCF vs. MR-MUF 1. 삼성전자: TC-NCF 삼성전자가 HBM 제조 시 사용하는 공정은 TC-NCF(열압착 비전도성 접착 필름) 공정으로, DRAM의 wafer die간 접착을 고체형 접착제인 필름 형태의 underfill 소재를 사용한다.필름 형태의 underfill 소재를 주요 공급하는 곳은 레조낙이라는 일본 회사로 예전에는 쇼와덴코는 이름을 가진 회사였다. 쇼와덴코는 일본의 정밀 화학 제품을 만드는 전통있고 오래된 회사로, 필름 형태의 소재, 점/접착 소재의 기술로 유명한 회사이다. 이 레조낙이 만든 NCF라는 필름 소재가 사용되는데, NCF는 Non-conductive Film의 약자로 비전도성 필름이라는 뜻이다. NCF는 원래 반도체 패키징 공정에서 사용되는 제품은 아니었고, 얇은 평판 디스플레이나 워크맨같.. 2024. 9. 21. HBM 성능 향상을 위한 다음 단계: 하이브리드 본딩 1. 하이브리드 본딩(Hybrid Bonding) 기술 개요 하이브리드본딩은 두 가지 유형의 계면 사이에 본딩이 동시에 형성되는 것을 말한다. 하나는 산화물의 면과 면 사이의 본딩이고, 다른 하나는 구리와 구리 사이의 본딩이다. 반도체 공정 기술에서 본딩이라는 말은 주로 패키징 단계에서 wafer die를 패키지와 연결하기 위한 과정을 의미하는 것으로, 처음에는 와이어 본딩에서 시작하여 플립칩 본딩, TSV 본딩을 거쳐 하이브리드 본딩에 이르는 기술 개발 과정이 진행되었다. 최근 하이브리드 본딩은 HBM과 칩렛 공정이 중요해지면서 주목을 받게 되었는데, HBM의 경우 메모리 wafer die를 여러 측으로 적층해야 하기 때문에, 인접한 wafer die간 연결이 필요한데, 이를 연결하기 위해 기존에는.. 2024. 9. 20. 이전 1 2 3 4 ··· 75 다음
